直接デジタル検波方式による陽子シンクロトロンビーム位置検出器の開発

林 直樹^{A)}、荒川 大^{B)}、廣木成治^{A)}、李 成洙^{B)}、

三浦孝子^{B)} 、外山 毅^{B)} 、豊川良治^{A)}

^{A)}日本原子力研究所 東海研究所 大強度陽子加速器施設開発センター

〒319-1195 茨城県那珂郡東海村白方白根 2-4

^{B)} 高エネルギー加速器研究機構 〒305-0801 茨城県つくば市大穂 1-1

概要

大強度陽子加速器のシンクロトロンでは、ビーム位置検 出器の検波方式に、電極からの信号波形を直接デジタル化 し、ソフトウェア処理で位置を求める方式を採用する。こ の方式の利点は、広帯域であり、COD 測定、ターン毎の位 置検出、どちらにも対応できることである。

本報告では、試作したアナログ処理回路と高速 ADC を 用いた KEK-PS 主リングでのテスト実験について述べた後、 今後の開発課題について述べる。

1 はじめに

大強度陽子加速器施設 (J-PARC) の2つのシンクロト ロン(3-GeV Rapid Cycle Synchrotron; RCS と 50-GeV Main Ring; MR)では、各四極電磁石毎に配置されるビーム位置モ ニター、Beam Position Monitor (BPM)で、それぞれ、0.1mm、

0.2mmの(水平・垂直方向共)位置測定精度を目標としている[1]。これは、円形真空容器の内半径の約 1/1000 程度に相当し、目標を達成するには、電極、信号処理回路、それぞれで十分な設計をする必要がある。

大強度の陽子ビームは、空間電荷効果により広がるため、 センサヘッドは、単純な平行4分割電極ではなく、線形出 力特性を持つ円筒の対角線分割電極を選択している[2]。円 筒形にするのは、内径を極力確保するためで、長方形断面 では、アパチャー確保の点や不連続面の存在によるインピ ーダンス増加などの点で不利となる。また、RCS, MR どち らも機器配置上のスペースが極端に限られているため、補 正電磁石とスペースの共用をする。特に RCS 用は、25Hz 運転のため、渦電流の影響を抑える薄肉設計としている。

ビーム位置モニターは、同期検波方式、ログアンプ方式、 などが検討されたが、閉軌道の観測(COD 測定)、1回通 過での位置測定(シングルパス測定)ともに同じ回路で使 用できる、RCSでは、時間的制約も加味し、デジタル検波 方式を採用することとした。

2 信号処理部の設計

信号処理のアルゴリズムは、以下の通りである。高速 ADC により波形を取り込み、COD 測定モードでは、FFT 処理し、特定周波数のピークを対向電極で比較し、次式に より位置を出す

$$x = k \frac{L - R}{L + R} \tag{1}$$

ここで、*L*,*R*は、左右(若しくは、上下の)電極の信号(電 圧)、*k*は、校正作業により決定する比例定数である。(「対 角線分割電極」型の場合、理想的には、真空容器の内半径 となる。)シングルパスモードでは、時間領域の波形での ピーク値を求め、(1)式に当てはめて、算出する。

2.1 高速 14 bit ADC

目標位置精度より、L, R は、1/1000 (60dB) 程度の精度 が必要となる。また、入射から出射エネルギーまで、ピー ク電流 Ip の値で 4~5 倍変化すること、片極性だけ使うた めの余裕 2 倍を考慮し、最低 80dB のダイナミックレンジ を必要とする。

サンプリング速度は、シングルパスモード時の波形より 決定した。加速終了近くでバンチ長が一番短くなるのは、 RCS で約 100nsec、MR で約 67nsec (18 RF buckets 運転時 は、この半分)であり、この 1/2 が必要最低限のサンプリ ング周波数 (RCS で、20MS、MR で 30~60MS) となる。

これらの条件より、数 MHz 領域で SFDR (Spurious-Free Dynamic Range) 90dB 以上、40~80MSPS 以上のサンプリン グ速度を持つ 14 bit ADC (2¹⁴=84dB)を選択した。

2.2 アナログ回路

BPM は、定格運転時の大強度ビームだけでなく、コミ ッショニング時の比較的低強度でも使用する必要がある。 高速 ADC の入力範囲±1V 程度に、信号電圧をあわせるた め、アナログ回路は、広範囲をカバーする減衰器、及び増 幅器を持つ。低域フィルター(RCS 用 5MHz、MR 用 10MHz) は、折返しも十分小さくなるよう ADC のナイキスト周波 数に対し余裕を持った設計としている。



図1:アナログ回路ブロック図。

また、アナログ回路部分、及び ADC 部分でのチャンネ ル間のゲイン差を補正するため、較正用の測定モード(レ ファレンスモード)を設けた。これは、2つの信号を混合 し等分に分けて信号出力するモードである。この回路のブ ロック図を図1に示す。

3 テスト実験

2. で述べた、信号処理方式の検証のために、2002 年末 にかけて、KEK-PS 主リングでテスト実験を行った。テス トに使った信号は、I-6F セクションの giant 型(k=75)のセン サヘッドで、同セクションの normal 型(k=60.9)の(従来の ダイオード検波方式による)位置データを比較ために使用 した。

3.1 回路構成及び、ADC ボード

2.2 の試作アナログ回路、若しくは、10MHz フィルター を、ADC の前段回路として用いた。ADC ボードは、2 チ ャンネル 14 bit 65MSPS の ADC (AD6644)を持つ PCI カード タイプの ICS-652[3]を WindowsXP の PC に入れて使用した。 テスト用のプログラムは、LabView で作成した。サンプリ ング周波数は、64MSPS の内部クロックである。図 2 は、 前段回路を接続する前の状態で確認したもので、ノイズレ ベルは平均約-100dBm であった。アナログ回路を接続して も、ゲイン1,2倍では、殆ど変化が無かった。ゲイン10 倍では、約-96dBm、100倍では約-76dBm、と全体のノイズ フロアーが上昇してくるのを確認した。



3.2 COD 測定モード

このモードでは、1フレーム当たりサンプリング点数 1024 点、又は 2048 点とし、入射からデバンチされるまで を 100 または、150 フレーム分のデータを取得した。デー タ処理は、オフラインで行った。処理手順は、まず1フレ ームずつ窓関数(ここでは Hanning 窓)をかけながら、FFT を行う(図3)。次に、RF周波数のピーク値を求め、左右 の電極での値を比較し、式(1)を使って位置を求めた。以下、 各フレーム毎、同じ処理をし、時間変化を調べた。

レファレンスモードのデータでも同様の処理を行い、擬 似的に位置データを算出した(図4)。測定のばらつきは、 ±0.1mm 程度の幅に収まっていることが分かる。ばらつき が少し大きいところは、信号強度が、約-37dBm 以下で、 S/N 比が悪化した時間と一致している。擬似的位置データ は、約4.8mmで、アッテネータ以降、チャンネル間に特性 差が無ければ、ゼロになるはずである。通常測定モードで は、この分を補正し、プロットした(図5)。



図 3: FFT 処理後、周波数領域データ。RF 周波数のピーク 値が、8MHz 付近に見られる。



図4:レファレンスモードでの位置換算プロット(〇)と RF 周波数のピーク信号強度(実線;右側のスケール)。



図5:各方式によるビーム位置の時間変化。 (○:デジタル方式、実線:従来型)

時間情報としては、各フレーム毎に OS (WindowsXP) の時刻を書き込んだものを使っているが、リアルタイム性が保証されないため、誤差が残っていると考えられる。

図5では、加速開始後(0.5 秒以降)のデータでは、従 来型をほぼ再現しているが、最初のバンチ入射から加速開 始直前までは、大きな差があり、その要因追求が今後の課 題である。 3.4 シングルパス測定モード

このモードでは、ADC ボードの最大メモリ長、0.5M 点 (524,288 点、8.192msec 分)のデータを各チャンネルで取得 し、オフライン解析を行った。図6は、あるチャンネルか ら得られた、最初のバンチの入射前後の波形である。ピー クの値から、ADC の各チャンネルのもつオフセットを差し 引いた値を式(1)で、左右評価し位置を決めた。



1周ごとにあたる各ピークで、位置を決定し、0.8 ミリ 秒までプロットしたものが図である。最初の振動は、入射 直後のベータトロン振動が見えている。



4 まとめ

直接デジタル検波方式により、COD 測定モードとして、 FFT 処理して位置を導き出す方法が実用的である、と確認 された。同じ ADC ボードによるデータで、1 周ごとの位 置データを決めることも出来た。ただし、COD 測定モード について、一部の時間領域で、従来型との系統誤差が残っ ており、これを調べることが、今後の課題である。

今回テスト実験を行った KEK-PS 12GeV に比べると、 J-PARC の周回周波数、RF 周波数は、ともに小さくなる。 そのため COD 測定モードでの、周波数分解能を上げるに は、1フレーム当たりのサンプリング点数を増やすか、あ るいは、decimation、デジタルフィルタリングにより実効 サンプリングレートを低下させて測定時間を稼ぐなど、対 応する必要がある。

また、FFT 及び、その前後の処理を、あらかじめプログ ラミングされた半導体上で行う場合には、演算中に有限ビ ット長の問題が出てくるので、それらに関連する考察も必 要である。

参考文献

- Y. Yamazaki, *eds*, Accelerator Technical Design Repor for High-Intensity Proton Accelerator Facility Project, J-PARC, KEK-Report 2002-13; JAERI-Tech 2003-044.
- [2] T. Toyama, et al., in this Proceedings.
- [3] http://www.ics-ltd.com/product_catalog/ics_652.html.